भारत के अर्धचालक पारिस्थितिकी तंत्र को बढ़ावा मिलता है; OU, ADPLL ASIC चिप का CBIT डिजाइन प्रोटोटाइप
हैदराबाद: उस्मानिया विश्वविद्यालय (OU), चैतन्य भराथी इंस्टीट्यूट ऑफ टेक्नोलॉजी (CBIT) के साथ साझेदारी में, ने सफलतापूर्वक एक ऑल-डिजिटल चरण-बंद लूप (ADPLL) एप्लिकेशन-विशिष्ट एकीकृत सर्किट (ASIC) चिप के एक प्रोटोटाइप को डिजाइन और गढ़ा है। यह परियोजना भारत सरकार के चिप्स टू स्टार्टअप (C2S) कार्यक्रम के तहत की गई थी। चिप को 180 एनएम सीएमओएस तकनीक…